Produkt Beschreibung:

1. es verwendet XMOS der neueste xCORE-200 serie und Xilinx der high-leistung große-skala PGA chips.

2. SU-6 ist eine digital interface mit konstante temperatur uhr system. Crystek der zwei CCHD-957 femtosecond kristall oszillatoren eine solide grundlage für SU-6 der ausgezeichnete audio signal qualität.

3. SU-6 eingang interface: USDB2.0, Ausgang interface: optische faser, koaxial RCA, S/PDI BNC, AES/EBU XLR, IIS/RJ45 HDMI (Mit DSD AUF signal).

4. Clock ausgang unterstützt MCLK master uhr und WCLK wort uhr

5. die design von power supply system ist optimiert. Die audio teil ist angetrieben durch 7,5 F (7,5 millionen uf) superkondensator.

6. quelle Synchronisation Technologie und FPGA Gestaltung Technologie, umgestaltung die isoliert I2S signal beseitigt die additiv jitter verursacht durch die isolation chip.

7. neue design der FPGA algorithmus, gebaut-in FIFO puffer daten vor ausgang. Die ausgang SPDIF ist recoded durch mit FPGA, so, dass die koaxialen ausgang kann unterstützung PCM 384K und DSD DOP128.

8. es verwendet CRYSTEK der CHD-957 hohe leistung femtosecond kristall oszillator. Es kooperiert mit selbst-entwickelt konstante temperatur system und ultra-low noise superkondensator power supply system weiter zu verbessern die kurzfristige stabilität der uhr.

9. einzigartige einzel uhr system, alle die schaltungen von die ganze maschine entworfen mit synchron uhr, in die die USB uhr ist synthetisiert durch PLL von femtosecond uhr.

Technische Indikatoren:

Probenahme Rate Unterstützt durch Eingabe Schnittstellen

PCM: 44,1 KHz, 48KHz, 88,2 KHz, 96KHz, 176,4 KHz, 192KHz, 352,8 KHz, 384KHz

[I2S heraus und WCLK heraus unterstützung alle abtastraten, S/PDI und AES/EBU unterstützung 384K, und optische faser unterstützung 192K]

DSD: 2,8 MHz (DSD64) - DoP,native

5,6 MHz (DSD128) - DoP,native

11,2 MHz (DSD256) - DoP,native

22,5792 MHz (DSD512) - native

[USB und I2S unterstützung alle DSD formate, S/PDIF und AES/EBU unterstützung DSD64 DOP modus, optische faser unterstützt DOP64 auf dem höchsten niveau.]

Bit breite: 32 bit über I2S ausgang, 24 bit über S/PDIF, AES/EBU

Elektrische Standards für Schnittstellen:

1. USB eingang buchse ist standard USB typ-B buchse, USB power liefern bereich 4,5 V-5,1 V

2. DC POWER eingang buchse nimmt 5.5/2,1mm buchse und unterstützt 7,5 V-9V DC eingang. (In auftrag zu realisieren, die schnelle lade von superkondensator, die power versorgung anforderung ist 3A.)

3. Standard S/PDI signale ausgang von Bnc-schnittstelle und RCA Interface, ebene 550 mV (standard last), ausgang impedanz 75 ohm

4. Standard AES/EBU Signal ausgang von XLR interface, Ebene 3,3 V (standard last), ausgang impedanz 110 ohm

5. zwei kanäle von HDMI-I2S signal ausgang durch HDMI buchse. Die vier ausgangs signale umfassen MCLK, BCLK, LRCLK und SDATA signale. Die standard LVDS differential ebene ist angenommen und die impedanz ist gesteuert 100 ohm.

6. die PIN13-15 von HDMI buchse ist DSD_ON signal, die hohe niveau ist I2S arbeits in DSD modus, und die ebene ist LVTTL. PIN18 ist 5V schwach power ausgang (ausgang strom ist weniger als 20ma), die kann verwendet werden als interface plug-in anzeige. Die I2S sequenz der zwei ausgänge ist die gleiche.

7. die ausgang I2S signal von RJ45-I2S ist ein single-ended signal von CMOS (5V). Niedrigen widerstand ausgang, ausgang vier signale einschließlich MCLK, BCLK, LRCLK, SDATA signal.

8. Fiber optic ports ausgang standard optische signale.

System kompatibilität:

1. Windows 7, Windows 8, Windows 10; 32/64 bit, Spezielle Treiber müssen Installiert werden,

2. Native MacOS 10,6 und später, mit system selbst-stick

3. Native Linux mit UAC2 konform kernel, mit system selbst-stick. (Getestet auf Ubuntu und Daphile systeme, auf der basis der INTEL X86 plattform)

4. Android OS 4,2 und oben, erfordern ausrüstung zu unterstützung OTG funktionalität.

I2S interface verwendet HDMI buchse eingang:

1. LVDS differential signal mit 3,3 V ebene;

2. I2S Kompatibel mit Mehrere I2S Ausgang Signal Definitionen, eine automatische anerkennung algorithmus von PCM/DSD signal ist gebaut in die FPGA.

3. DSD AUF signale kann auch selbst-definiert, DSD AUF signal eingegeben werden kann zu PIN13, 14, 15, 16 pins von buchse zu werden.

4. Phase Einstellung von PIN1-3 und PIN7-9, die benutzer können konfigurieren die phase der zwei paare von ausgänge durch ein schalter.

Flexible I2S und uhr konfiguration:

1. schalter 1-4 entspricht PIN13-16 von HDMI buchse, zu Ziehen, um die AUF position, es bedeutet, dass die PIN fuß hat die ausgang funktion von DSD_ON signal.

2. 1). Schalter 5 und 6 sind modi für konfiguration uhr ausgang:

2). Schalter 5 ausgänge MCLK zu O und WCK an AUF. Schalter 6 konfiguriert die frequenz von MCLK, wenn O ist 22,5792 M/24,576 M, wenn AUF ist 45,1584 M/49,152 M;

3). Die konfiguration von schalter 6 ist effektive für CLKOUT, RJ45-I2S und HDMI-I2S.

3. schalter 7 können set links und rechts kanäle in DSD modus von I2S signal separat.

4. schalter 8 können set die sequenz von BCLK in I2S signal, PIN4 ist BCLK +, PIN6 ist BCLK-, und PIN4 ist BCLK +.

5. schalter 9 können set die sequenz von LRCLK in I2S signal; wenn O, PIN7 ist LRCLK +, PIN9 ist LRCLK.-

6. schalter 10 können die DATEN sequenz in die I2S signal; wenn O, PIN1 ist DATEN +, PIN3 ist DATEN.-

Hinweis: Koaxial, optische, AES/EBU ausgang ist nicht betroffen durch die oben tap schalter; RJ45-I2S linie sequenz ist fest, müssen anzupassen zu verschiedenen schnittstellen, benötigen benutzer anpassen die netzwerk linie.

Größe: 238mm * 170mm * 46mm

Gewicht: 1,6 KG